一、当神经网络遇上微分方程：一个被忽视的速度瓶颈
如果要给三维物体的表面建模，比如从核磁共振数据中重建大脑皮层的白质、灰质表面，传统方法既要保证几何上的高保真度，又要维持严格的拓扑一致性 —— 曲面不能自相交、不能出现「洞」。近年来，一类被称为神经动力学系统（Neural Dynamical Systems, NDS）的方法，凭借将神经网络嵌入连续时间的微分方程求解过程，在这类任务上展现出远超传统卷积网络和 Transformer 的精度与稳定性。
但 NDS 有一个众所周知的软肋：速度瓶颈。由于每一步计算都需要神经网络反复参与自适应步长的搜索与误差校验，一次完整的迭代往往需要数百毫秒，跑在 GPU、FPGA 甚至专用 ASIC 上都难以突破这一延迟量级。这也是为什么高保真几何重建至今很难做到实时完成。
7 月 2 日发表于《Science》的一项研究给出了新的答案。来自北京大学杨玉超教授团队、中国科学院上海微系统与信息技术研究所宋志棠研究员团队，利用相变存储器（PCM）忆阻器的物理特性，设计了一款 40 纳米 NDS 专用芯片，将单次迭代的计算延迟压到了 2.12 毫秒，端到端的脑皮层重建任务延迟低至 426.31 毫秒，相比 GPU A100 实现了 50 倍到 478 倍的加速，同时功耗降低 11.75 至 24.73 倍。
图 1｜多级、细粒度可控电导漂移（CCD）忆阻器构成的 NDS 硬件总览：从物理世界建模到芯片实现（图片来源：论文 Fig.1）
二、瓶颈拆解：NDS 硬件设计的三大难题
要理解这项工作的巧妙之处，得先弄清楚 NDS 计算慢在哪里。论文将其归纳为三个层面的挑战：
第一，自适应步长搜索代价高昂。NDS 依赖 Runge-Kutta（RK）等数值积分方法，每一步都要根据局部误差动态调整步长 Δt，形变剧烈的地方步长足够小以保证稳定性，平滑区域逐步放大步长以提高效率。但传统实现中，这一搜索过程涉及大量的读写、缓存和乘法运算，仅步长搜索电路就能占据芯片近三分之一的面积和约五分之一的延迟。
第二，嵌入式神经网络（ENN）需要被高频调用，其推理延迟和存储开销直接决定了整体性能，数据搬运甚至能占到总延迟的四分之一以上。
第三，NDS 还包含根号计算等特殊计算核，需要专门的硬件支持。传统冯・诺依曼架构下，存储和计算分离，数据在两者之间来回搬运，天然存在存储墙问题。
研究团队的应对策略是：与其用数字电路计算步长，不如让物理器件演化出步长，这正是相变存储器发挥作用的地方。
三、核心创新一：让电导漂移替你做步长搜索
相变存储器的核心材料是锗锑碲（GST）合金，通过施加电脉冲，可以让器件在高阻的非晶态与低阻的晶态之间转换（SET 为转向低阻，RESET 为转向高阻）。团队发现的关键现象是：PCM 器件的电导会随时间发生一种可预测、可控制的漂移（Controlled Conductance Drift, CCD）。
与其把这种漂移看作 “噪声” 或 “缺陷”，研究者反其道而行之，利用电导漂移作为计算资源，用电导值直接编码步长 Δt，让步长的「试探」过程等价于电导随时间自然漂移的物理过程，从而省去了传统方案里大量的读、写、乘法电路。实验显示，大规模测试结论显示无论是 SET 还是 RESET 操作，不同电导状态之间的都具备漂移规律。团队还验证了超过10¹⁰次循环的读写耐久性，这意味着芯片可以稳定运行数年之久。
图 2｜细粒度 CCD 实现原位步长搜索：PCM 器件的相变机制、电导漂移特性及大规模器件的一致性验证（图片来源：论文 Fig.2）
四、核心创新二：把神经网络「焊」进存储阵列
步长搜索之外，NDS 真正的算力消耗大头是 ENN 本身的推理，尤其是 ENN 内部大量的矩阵乘加运算操作。团队采用了近年来备受关注的存内计算（Compute-in-Memory, CIM）思路：利用 PCM 器件的多级电导（Multi-Level Cell, MLC）特性，把神经网络的权重直接以电导值的形式编程进忆阻器阵列，让乘加运算在模拟域内、在存储单元原地完成，而不必把数据搬运到独立的运算单元。
具体来看，团队设计了一种双列差分结构，将权重量化为 8 个电导等级（对应 ±10、±15、±25、±35、±45S 共 16 个可能取值），足以覆盖 32×32 到 128×128 规模的 ENN 权重矩阵。配合 write-verify（写后校验）编程方案，实现了 16 个电导态的高精度写入。最终，整个 ENN 存内计算阵列与步长漂移阵列的总面积仅为 0.28 平方毫米，其中 288×512 的 PCM 1T1R 阵列集成了约 14.7 万个存储器件。
图 3｜多级电导特性精准映射调控机制（图片来源：论文 Fig.3）
五、芯片架构：四步走完成一次 NDS 迭代
团队流片验证了一颗 40 纳米 NDS 芯片，运行在 50 兆赫兹时钟下，把上述两大机制整合进同一套外围电路，包括脉冲生成电路、逐次逼近型模数转换器（SAR-ADC）、字线 / 位线 / 选择线驱动电路等。以经典的四阶 Runge-Kutta 方法搭配多层感知机 ENN 为例，一次完整的 NDS 计算被拆解为 ENN 的存内计算与步长的电导漂移，最后用 k1 至 k4 中间量乘以步长 Δt，得到该步的输出结果与误差估计。
与同样基于 CMOS 工艺的专用 ASIC 方案相比，用 PCM 替代 SRAM 权重缓存节省了 0.26 平方毫米面积，而原位步长搜索机制进一步省去了乘法器、缓冲器等电路，最终整体面积仅为 0.28 平方毫米。性能上，面对同一套 ENN 和步长搜索任务，该芯片相比 此前的 ASIC 方案，分别实现了 3.82 至 36.27 倍的速度提升，同时功耗降低 11.75 至 24.73 倍。
图 4｜NDS 芯片版图与计算数据流：芯片实物照片、四阶段计算时序及面积 / 延迟 / 功耗对比（图片来源：论文 Fig.4）
六、真刀真枪：脑皮层重建提速近 500 倍
团队选择了公认极具挑战性的高保真几何建模任务，同时重建大脑白质（WM）与灰质（GM）皮层曲面，这类曲面的褶皱形态蕴含着重要的解剖与功能信息，且必须保证生成的网格是无自相交的亏格为 0（genus-0）闭合流形。
与传统的 FreeSurfer 方法以及不含 RK 积分过程的普通神经网络相比，基于 PCM 的 NDS 方案在不同误差容限下的自相交率明显更低（0.0001 至 0.1064，而普通神经网络为 0.1235），生成的三维打印皮层曲面也未出现 “非流形 “（数学定义）的自相交缺陷。定量指标上，重建曲面的平均对称表面距离（ASSD）在白质、灰质上分别为 0.245 和 0.376，豪斯多夫距离（HD）分别为 0.525 和 0.786，达到了高保真重建的精度要求。
使用 Intel 至强 8462Y 处理器多核运行 FreeSurfer，单次重建需要 8722 秒到 11860 秒（视核数而定）；GPU A100 在不同误差容限下需要 1.83 秒到 21.47 秒；而 PCM-NDS 芯片将同一任务的耗时压缩到了 3.85 毫秒到 426.31 毫秒，相比 GPU 实现了 50.38 倍到 478.18 倍的加速，真正把高保真几何重建从计算瓶颈变成了可以实时完成的操作。
图 5｜NDS 硬件在物理建模中的应用：脑皮层重建质量对比与不同硬件平台的速度基准（图片来源：论文 Fig.5）
七、写在最后：忆阻器计算的一次「顺势而为」
这项工作最打动人的地方，相变存储器的电导漂移曾被视为需要被抑制的非理想特性，而团队通过掺碳等工艺手段精细调控这种漂移，反过来把它变成了一种天然的、连续的计算资源，用于原位完成传统数字电路需要大量读写和乘法运算才能完成的步长搜索。
这也为存内计算的应用场景提供了新思路：除了大家熟悉的深度学习矩阵乘加加速，忆阻器件的模拟特性同样可以承载更复杂的数值计算过程，比如微分方程求解、动力系统建模等长期被认为耗时、耗能的任务。随着高保真物理建模在具身智能、数字孪生、医学影像等领域需求日增，这类将算法特性与器件物理深度耦合的软硬件协同设计思路，可能会成为下一代低延迟 AI 硬件的重要方向。
本文的共同通讯作者北京大学朱毅鑫研究员，北京大学陶耀宇副研究员，第一作者北京大学博士后蔡磊 (现任职于北京化工大学)、中国科学院上海微系统与信息技术研究所解晨晨研究员、北京大学博士后闫龙皞。
《科学》杂志同期针对该工作发表专题观点评述文章（Perspective），高度评价该工作 “代表了一种物理驱动计算的理念转变”。
相关工作入选 “面向 2030 北京大学重大培育项目”。该研究得到新基石研究员项目、国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室、深圳市重点产业研发计划等支持。
主要作者介绍：
杨玉超，北京大学博雅特聘教授，国家杰青，新基石研究员，信息工程学院院长，科学智能学院副院长。长期从事存算一体芯片、类脑计算、脑机接口等研究，主持国家重点研发计划、新基石研究员项目、面向 2030 北京大学重大培育项目、国家杰青、基金委重大研究计划集成项目、基金委重点项目、北方先进工艺研究院双 1+1 工程重点项目、霍英东青年教师基金等重大 / 重点科研项目 20 余项，相关研究成果累计发表 Science、Nature Electronics、Nature Reviews Materials、Nature Nanotechnology、Nature Communications、Science Advances 等期刊和会议论文 180 余篇。
宋志棠，中国科学院上海微系统与信息技术研究所研究员，博士生导师，信息功能材料国家重点实验室副主任，第二研究室主任。宋志棠长期从事相变存储器材料与器件、纳米抛光液领域的研究工作，在新型相变材料、相变存储芯片、高密度存储技术、相变抛光等领域取得多项创新性成果。在 Science，Nature communications，IEDM 等期刊发表了 SCI 论文 511 余篇。
蔡磊，北京大学博士后，杨玉超教授团队核心成员，现任职于北京化工大学，硕士生导师，以第一作者发表 Science、Nature Electronics 等国际顶级期刊。长期从事面向新型存储器的类脑计算，脑机接口软硬件协同加速器设计，主持北京市自然科学基金。